This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑫ 公 開 特 許 公 報 (A) 昭60-201795

@Int_Cl_4

10.

識別記号

庁内整理番号

❷公開 昭和60年(1985)10月12日

H 84 Q 3/52 3/68 101

8125-5K 8125-5K

審査證求 有 発明の数 1 (全5頁)

49発明の名称

MOSデイジタル空間スイツチ回路

创特 願 昭59-57416

20世 昭59(1984)3月27日

矢 ⑫発 明 者 野 隆 夫

厚木市小野1839番地 日本電信電話公社厚木電気通信研究

所内

砂発 眀 者 堀

治 勝

逄

厚木市小野1839番地 日本電信電話公社厚木電気通信研究

所内

個発 明 者 木 宏

厚木市小野1839番地 日本電信電話公社厚木電気通信研究

所内

⑪出 願 日本電信電話株式会社

弁理士 山本 惠一 東京都千代田区内幸町1丁目1番6号

1. 発明の名称

70代 理

MOSディジタル空間スイッチ回路

2. 特許額求の範囲

(1) 2^M (M≥1の自然数)本の入線とn(n≥1 の自然数)本の出線をもち、24本の入線とM本 の制御線を入力とし、2本の入力のうち1本を選 択する第1のセレクタ回路を (2^M-1) 個使用し て 2M 本の入力のうち 1 本を選択する第 2 のセレ クタ回路を構成し、上記第2のセレクタ回路をカ 個使用して上記 2M 本の入線と n 本の出線との接 続を行い、上記第1のセレクタ回路をM本の制御 線の1本とその反転信号とにより制御される2つ のトランスファゲートとそのトランスファゲート の出力を入力とする1つの CMOS バッファとから 構成するMOS ディンタル空間 スイッチ回路にお . いて、

第2のセレクタ回路の 2^M 本の入線に 接続され る 2M 個のトランスファゲートのうち、M本の制 御信号で快まる1つのトランスファゲートのみ導

通状態で他の(2^M-1)個のトランスファゲート を非導通状態とする論理回路がトランスフェゲー トを制御するごとくもりけられることを特徴とす る MOS ディジタル空間スイッチ回路。

(2) 2^M 本の入線とn本の出線を持ち、2^M本の 入線とM本の側御線を入力とし2本の入力のうち 1本を選択する第1のセレクタ回路を(2^M-1) 個使用して 2M 本の入力の うち 1 本を選択する第 2のセレクタ回路を構成し、上記第2のセレクタ 回路をn個使用して上記 2^M 本の入線とn本の出 線との接続を行い、上配第1のセレクタ回路をM 本の制御線の1本とその反転信号とにより制御さ れる2つのトランスファゲートとそのトランスフ ァゲートの出力を入力とする1つの CMOS バッフ ァとから榕成する MOS ディジタル空間スイッチ 回路において、2^M本の入盤のうち2^{M-1}本を選択 する 2M-1 個の第1のセレクタ回路のパッファを (M-1)本の制御信号とその反転信号で制御す る前記パッファと直列接続の MOS トランジスタ 及び眩トランジスタを制御する論理回路がもうけ

られ、2(M-1)本の制御信号で決まる1つのパッファのみパッファへの入力信号に応じて増幅 動作を可能とし、他の(2^{M-1}-1)個のパッファ はパッファへの入力信号に無関係にパッファの出 力が一定値をとることを特徴とする MOS ディジ タル空間スイッチ回路。

3. 発明の詳細を説明

(技術分野)

Έ,

本発明は高速で消費電力の少ない MOS ディジ タル空間スイッチ LSI に関するものである。

(背景技術)

入線 m本、出線 n本の空間スイッチは、1つのスイッチ素子をマトリックス状に配置する方式と m本の入線のうちから1本を選択するセレクタ (mー1セレクタと呼ぶこととする)を n回路分配置する方式とが考えられる。前者のスイッチマトリックス方式を第1図(A)に、後者のセレクタ方式を切にそれぞれ示す。上記、空間スイッチの方式の中でセレクタ方式では2本の入線のうちから1本を選択する2-1セレクタを複数個使用する

場合が一般的である。第2図に8-1 セレクタを2-1 セレクタ? 回路で構成した例を示す。8-1 セレクタは 3 本の制御信号 a_0,a_1,a_1 を用いて、入線 $I_0 \sim I_1$, のうちの1 つのデータを O_j に転送するものである。即ち、まず a_0 の値により、(I_0 , I_2 , I_4 , I_6) か(I_1 , I_3 , I_5 , I_7) のどちらかの組が選択される。選択されたのが(I_0 , I_2 , I_4 , I_6) の組とすると、次に a_1 によって、(I_0 , I_4) か(I_2 , I_6) のどちらかの組が選択される。

これを引き続き、 a₂ の値によっても 2 つのうち 」方を選択して、最終的に1 つのデータのみが選 択される。

次に、第3図に第2図で示した2-1セレクタの回路を示す。例~のは、2-1セレクタ回路としてトランスファゲートとバッファを用いた場合である。このバッファとしては通常インバータが用いられる。なお、トランスファゲート単体でも2-1セレクタの役目を果すが、トランスファゲート単体を数段接続した場合入力倡号の遅延・歪みが大きいので、通常はパッファを挿入し波形盤

· 形を施す。W~OのパッファとしてCMOSインパ ータ, E/D MOS インバータが考えられるが、 低消費電力の観点から(A)、(B)のCMOSインバータ タイプが望ましい。また仏は 2-1セレクタを ANDとNORの組合せで構成したものであるが、 A)~C)に比較して構成トランジスタ数が多く、動 作速度の点で(A), (B)に劣る。このような背景より、 . 2-1セレクタ回路仏を用いた場合で従来ディジ タル空間スイッチ LSI として使用されている回 路の構成は第4図に示されるようになる。第4図 では入線8本出線8本のディジタル空間スイッチ 回路を示している。第4図において、SE。~SE, の8-1セレクタに8組の制御信号の(a_o,a₁,a₂) ~ (h_0,h_1,h_2) が設定される。 (a_0,a_1,a_2) ~ $(h_0,$ h1, h2)のうち、同じ"1","0" の組合せが8-1 セレクタに対し割当てられても良い。との場合は 1本の入線に対し、複数の出線が選択されたこと になり、これは同報通信に他ならない。

今後多様な情報サービスに対してディジタル空間スイッチ LSI を使用する場合、数10 Mb/s

もの高速ディジタル信号を処理する能力がLSI に要求される。そのとき問題となることは CMOS: 構成であるが故に、低速ディジタル信号を取扱う 場合には顕著にならなかった消費電力の増加であ る。それは、第4図の従来例では、本来動作した くても済むバッファが動作するため、多数のバッ ファでダイナミックパワーを消費するためである。 即ち8-1セレクタSE。にはA。~A。の7個のバ ッファが存在する。今制御信号(a₀, a₁, a₂)が (0,0,0) の場合、1,が選択されて0。に出力さ れる。とのときパッファ A_3 , A_5 , A_6 は I_7 のデータ に従って動作しなければいけないが、Aa.A.Aa. A. のバッファリ、,.I2. Is のデータに従って助作す る。入線及び出線の数が増加した場合、空間スイ ッチ LSI 中の無駄を動作をするバッファの数も 増加し、入線 16 出線 16 の場合で 176 回路、入線 32 出線 32の場合で 912 回路が余分に電力を消費 しているととになる。との電力は入線 32出線 32 の LSI の場合、 200~300 mW もの値となり CMOS の低消費電力性が抱われているといった問題があ

A control of the property of the control of the contr

ŧ

った。

ን .

J -

(発明の課題)

本発明はこれらの欠点を除去するため、セレクタの中において、必要なパッファのみ動作するようにして消費領力の削減を図ったもので、以下図 面について詳細に説明する。

(発明の構成および作用)

第 5 図は本発明の実施例であって、第 4 図と同様に入瀬 8 出 線 8 のディンタル空間スイッチ LSI のスイッチ部分を示している。図中、 $I_0 \sim I$, は入線を、 $O_0 \sim O$, は出線を、 $SE_0 \sim SE$, は8-1 セレクタを、 $(a_0,a_1,a_2) \sim (k_0,k_1,k_2)$ は、各 $SE_0 \sim SE$, のセレクタへの制御信号である。第 4 図との追いは入線が入力するトランスファゲートのゲート入力に (a_0,a_1,a_2) の制御信号を入力とする 3 入力 NOR を設けた点である。

第 5 図の回路の動作をSE。を例にとって説明する。まず、制御信号 (a_0, a_1, a_2) として (0, 0, 0) が入力したとする。このとき、I, がO。に出力されなければならない。 $I_0 \sim I$, を入力とするトラン

である。第6図の回路の動作を SE_0 を例にとって 説明しよう。

まず、制御信号(ao, a, a₂)として(0,0,0)が入力とする。このとき I,が O。に出力されなければならない。4回路の2入力 NOR の出力のうち、"1"が出力されるのは A,に入力する回路だけで他はすべて"0"が出力される。従って、Ao~A,の出力のうち、A,のみが入線のデータの変化に追随でき、他の Ao, A, A₂のバッファの出力は一度"1"になって後放電経路が断たれてしまうため、1"を保つ。

このように、7回路のバッファのうちA₃,A₅,A₆のみ I,のデータに従って動作し、他のバッファは入力データに従った動作はしない。このため、第4 図で問題となったバッファの無駄を魅力消費がなくなり、スイッチ回路の低消費電力化が図れる。

なお、第 5 図、第 6 図において創御系の回路の 増加があるが、 $(a_0, a_1, a_2) \sim (h_0, h_1, h_2)$ の制御信 号を取扱う制御系の動作速度は数 10 Mb/sのディ スファゲートは、8個の3入力 NOR の出力がゲートに接続されており、この中で(0.0,0)を入力とする I_1 のトランスファゲートしかオンとならない。従って、 I_1 の信号に従って動作する I_2 のスクで他の I_3 の、 I_4 の、 I_4 ののみで他の I_4 の、 I_4 ののかでもある。高インピーダンス出力、即ち前回の動作で決った傾に固定されており、第4図で問題となった無駄な電力を消費することがなくなるのである。 $SE_1 \sim SE_3$ も同様のことが旨える。

第6 図は、本発明の他の実施例で、やはり第4 図と同様入線8 出線8 のディジタル空間スイッチ LSI のスイッチ部分を示しており、記号は第4 図、第5 図と同様であるので省略する。第4 図との 違いは殺も前段となる 2 ー1 セレクタのバッファをアチャネルトランジスタ 1 個と Nチャネルトランジスタ 2 個とで構成し、新たに追加した Nチャネルトランジスタの入力として、8 ー1 セレクタに入力する 3 本の制御線のうち 2 本を入力とする 2入力 NOK の出力を取り入れる はとした点

ジタル信号に応じて変化する必要のあるスイッチ 回路に比べて低速でよく、回路数の増加による動 作速度の低下はディジタル空間スイッチ LSI で は問題とならない。

なお、第4図〜第6図において、図面の簡略化 を用いているが、第3図Bの回路形式、 のため第3図Hの回路形式を用いても、今まで述 べてきたことが言える。また、同じく図面の簡略 化のため、図では入線8出線8の構成で説明して きたが、入線数、出線数が多くなればさらに本発 明の効果が顕著になることは言うまでもない。

(条明の効果)

以上説明したように、セレクタ方式のディジタル空間スイッチに対し、本発明のスイッチ回路を適用することで、不必要なパッファの電力削減を図れることから、大規模なディジタル空間スイッチ LSI の実現に際し、その動作速度、消費電力の面で大きな利点がある。

4. 図面の簡単な説明

第1図QQ及びODは従来のディジタル空間スイッチの構成を示す図、第2図は2本のりち1本を選

択する2-1セレクタを複数個使用して構成したセレクタ方式空間スイッチを示す図、第3図(4)~のは2-1セレクタの回路を示す図、第4図は従来のセレクタ方式空間スイッチ回路、第5図は本発明のセレクタ方式空間スイッチのスイッチ回路である。

 $I_0 \sim I_{m-1}$ …入線, $O_0 \sim O_{n-1}$ …出線,SM … スイッチマトリックス, S_{ij} …スイッチ要素, $SE_0 \sim SE_{n-1}$ … 加本の入顔のうち 1 本を選択するm-1 セレクタ, $S_{0j} \sim S_{0j}$ … 2-1 セレクタ, $(a_0,a_1,a_2) \sim (h_0,h_1,h_2)$ … $SE_0 \sim SE_7$ に入力する制御信号, Q_1,Q_2,Q_4 … N チャネルトランジスタ(エンハンスメント形), Q_1,Q_5,Q_6 … P チャネルトランジスタ(エンハンスメント形), Q_7 … N チャネルトランジスタ(ディブレション形), D_0 … 2-1 セレクタ回路の出力。 $A_0 \sim A_4$ … 2-1 セレクタ回路で用いられている

(B)

In SE,

SE,

SE,

SE,

SE,

On.

第1回(A)

第2 团

バッファ。







